EMI在電源設計過程中的抑製方法

    EMI電磁幹擾一直是一個讓設計者們困惑不已的問題。大部分電路設計終究都會需要考慮電磁幹擾的問題，而電磁幹擾是否合格將關係到產品能夠最終上市。因此設計者們都希望在設計製造過程中就能最大程度上的降低EMI，深圳電源IC供應商在本文就對如何通過抑製EMI來降低電源的幹擾來進行講解。

 

    EMI抑製

 

    用於降低來自開關模式電源轉換器設計的輻射EMI之替代方法而麵臨著其他的難題。一種傳統方法是在電源解決方案周圍增設EMI屏蔽，其將在金屬外殼內包含一個EMI場。然而，EMI屏蔽會增加設計複雜性、尺寸和成本。在開關節點上（VSW）布設一個RC減振器電路可幫助減小電壓尖峰和後續的振鈴。可是增設一個減振器電路將降低工作效率，從而增加功率耗散，導致環境溫度和PCB溫度升高。

 

    最後一種對策是采取優良的PCB布局方案，包括使用局部低ESR陶瓷去耦電容器，並為所有的大電流通路采用簡短的PCB走線間隔，以最大限度地抑製寄生效應，不過代價是增加了工程設計時間並延緩了產品的上市進程。總的說來，為了同時滿足尺寸、效率、熱耗散和EMI規格要求，工程師必需具備豐富的電源設計經驗並做出艱難的權衡取舍，特別是在高輸入電壓、高輸出功率應用中（原因如上所述）。為了評估折衷策略和設計一款符合EMI標準並滿足所有係統要求的電源轉換器，電路設計人員常常需要花費大量的時間和精力。

 

     通過以上的介紹可以看到，如果想要達到完美的EMI抑製效果，需要工程師擁有非常全麵的電源知識，並且能夠為了達到抑製電磁幹擾的目的而權衡利弊犧牲掉一些其他的性能，即便最終順利完成也需要耗費設計者大量的時間和精力。